“恭喜宿主完成任务：全球手机出货量达到前四，恭喜宿主获得第四阶段奖励礼包！”

“第五阶段任务开启：根据全球手机的出货量超越三鑫或果子！”

随着全球手机出货量的公布，黄达终于是完成了目前系统交代的第4个任务，并且获得了相应的奖励礼包。

除了第四阶段礼包的奖励之外，系统同时也公布了第五阶段的任务。

超越果子或者三鑫！

这意味着莓族需要在接下来的时间之中继续努力，争取让自家的品牌成为全球第一或者第二。

而现在的莓族需要借着这股势头让自家的地位进一步的巩固，争取在未来的发展之中成功的成为目前全球最大的手机出货厂商，取代三鑫以及果子的位置。

随后黄达迫不及待的打开了目前系统奖励的第四阶段的礼包，想要看看第四阶段的礼包之中到底有什么样的奖励。

“恭喜宿主获得：全新光刻机碳基半导体材料打磨技术！”

第一个奖励的则是和光刻机有关的奖励。

在半导体行业之中流传着多的定理叫做“摩尔定律”！

摩尔定律认为每两年的时间，相应阶段的芯片的晶体管数量会翻上一倍。

当然目前的整个芯片生产行业，其处理器芯片的晶体管的发展趋势基本上是完全符合目前的摩尔定律。

不过随着半导体行业的发展，现在所采用的硅晶材料已经完全无法满足行业所需的发展要求。

要知道一款芯片的性能有多强，主要看这款芯片在相同的面级之内能够采用多少的晶体管。

晶体管的主要运作则是通过栅极开电流通过电流关闭，最终达到运算的效果。

而手机的性能以及运算水平都是由无数个晶体管通过放行或者阻断电流，从而完成了芯片的运算过程。

这也就意味着晶体管的数量越多，处理器芯片的性能表现和运算水平越高。

处理器芯片之中所熟知的纳米制程，则是和晶体管的尺寸相关。

其所代表的并不是晶体管的平均的每个晶体管的厚度，而是晶体管中最小栅极的厚度。

用这样的话来说，所谓的5纳米制程，并不是所有的晶体管的厚度达到5纳米，而是一部分的晶体管的厚度达到了5纳米水平。

当然处理器芯片的制程越小，晶体管的体积越小，同等面积之中就能够放下更多的晶体管，从而提高运算水平和性能并且降低功耗。

当然随着目前光刻机技术的不断增强，所谓的制程将会受到限制。

这正是最为常见的“量子隧穿效应”！

这种效应会导致处理器之中的晶体管电流通过三栅极之时，由于栅极的直径狭小导致漏电，最终损害栅极，从而使得整个处理器芯片破坏。

最开始影响这种量子隧穿效应的极限是28纳米，当小于28纳米的时候，会影响到芯片的良品率。

当然从事半导体行业的专业人员将原本的半导体的晶体管的结构进行改变从平面的单个栅极改变成为三面环绕的栅极立体结构。

从而控制住了漏电的情况，最终成功地突破了28纳米制程工艺的极限。

而目前的大多数的芯片都是采用这种全新的结构，从而保证处理器芯片的良品率。

随着目前半导体行业的发展，处理器芯片制程已经完全的开始达到三纳米，而三纳米则是一个非常困难的发展限制。

这种立体的晶体管结构已经完全无法驾驭住三纳米的自产工艺若是突破了3纳米制成工艺之后，会出现相应的漏电，从而导致良品率的逐步下降。

而在去年公布即将采用1纳米的台基电，虽然本质上的制程工艺只有2纳米水准，但就算如此整个生产线的良品率其实还不到10，这